# **BEST AVAILABLE COPY**

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-020046

(43) Date of publication of application: 29.01.1991

(51)Int.Cl.

H01L 21/336 H01L 29/784

(21)Application number : **01-155395** 

(71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing:

16.06.1989

(72)Inventor: KOBAYASHI KAZUNORI

NAKAMURA AKIRA YAMAMOTO ATSUYA

**FUJII EIJI SENDA KOJI** 


# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To reduce a contact resistance of a source.drain by incorporating a step of slightly retaining a gate oxide film on the source.drain of a thin film transistor.

CONSTITUTION: An oxide film 13 formed on a polysilicon layer 12 is retained in an etching step of an oxide film except at a position directly under a gate electrode 14. That is, since energy of certain degree is lost due to the film 13 on the polysilicon 12, the energy of an impurity to be implanted is reduced when it arrives at the polysilicon 12. Therefore, even in case of an ultrathin film polysilicon, the implanted impurity is punched through the polysilicon thin film, but not arrived at a quartz substrate 11 but collected into the polysilicon thin film, and the impurity concentration in the polysilicon is enhanced. Thus, the contact

resistance of a source.drain is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

够日本图特許庁(JP)

① 特許出願公開

# ◎公開特許公報(A)

平3-20046

SInt. Ci. 5

識別記号

庁内整理番号

**砂公開 平成3年(1991)1月29日** 

H 01 L

9058-5F H 01 L 29/78 3 1 1 審査請求 未請求 請求項の数 1 (全4頁)

半導体装置の製造方法 ❷発明の名称

**剱特 顧 平1-155395** 

多出 題 平1(1989)6月16日

**②発明** 小 林 **@発** ф 村 伊発 玥 山 本 敦 也 明 奢 眩 并 英 拾 爾発 赆 Ŧ 田 뀰 松下電子工業株式会社 መዚ 題 人 199代 里 人 弁理士 栗野 重幸

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門其市大字門真1008番地 大阪府門真市大字門真1006番地 大阪府門真市大字門其1006番地 大阪府門真市大字門真1006番地

松下電子工業株式会社內 松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内

大阪府門真市大字門真1006番地

外1名

1、発明の名称

半専体整度の製造方法

2、特許請求の範囲

トランジスタとなるポリシリコン棚上に、酸化 膜を形成する工程と、前記酸化膜上にゲート電視 を形成する工程と、このゲート電揺以外の部分の 酸化腺をエッチングして薄くする工程と、前記ホ リシリコン層中にイオン注入によりソース・ドレ イン領域を形成する工程とを含むことを特徴とす る半導体装置の製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は、改善ディスプレイの緊動函数等に用 いることが出来る半導体装置の製造方法に関する ものである。

従来の技術

双下に従来行なって来た拝履トランジスタの製 進力法について説明する。従来の整造方法を第3 図に示す。初めに、第3回回の様に石英差板31

上にトランジスタの能動領域となるポリシリコン を形成し、バターニング後エッチングを行ないポ リシリコン32とする。次に、築3回旬の様に 1100℃の温度で熱酸化を行ないゲート酸化漿 33を形成する。次に、ゲート電機となるポリシ りコン関を形成し、パターニング後エッチングを 行ないポリシリコン34とする。次に、第3回心 の様にゲート電極のポリシリコン34直下のゲー ト酸化酸33以外にあるゲート酸化酸はエッチン グを行ない除去する。最後に第3回娘の様にセル フプラインで P+ をイオン注入し、n 型領域35 を形成し、ソース・ドレイン領域とする。又、P 型トランジスを形成する場合はB・を注入する。 第4回に例えば、P\*を独入した場合の課さ方向 に対する不飾物 (B+) 濃度分布を示す。

発明が解決しようとする課題

しかもながら、上記のような従来の単導体観逸 方法では、イオン住入時の加速電圧は30KeV 程度進しか差加速化出来ず、この時のシリコンに 対するP\*及びB\*の射影飛艇(R・P)はおよ

# 持開平3-2004G(2)

本物明は上記欠点を指み、薄膜トランジスタの ソース・ドレイン上にゲート酸化腺を数百 A 残す という工程を含むことにより、ソース・ドレイン 部のコンタクト抵抗を低減できる半導体装置の製 遊方法を提供するものである。

# 課題を解決するための手段

上記課題を解決するために、本発明の半導体数 置の製造方法は、ポリシリコン層上に形成された 酸化鍵をゲート電極直下以外の酸化腺のエッチン グ工程で酸化額を残すようにしておくものである。

作用

設置の製造方法について、以下その製造方法を設 削する。

まず初めに、第1図(の)の模に石炭基板11上に ポリシリコン層厚さ2000AをLPCVD法に より放長し、パターニングを行ない薄膜トランジ スタの能動領域を形成する。次に、第1回⑩の様 にポリシリコン層上に熱酸化によって厚さ1300 Aのゲート酸化膜13を形成し、その直上にポリ シリコン周標さ3000人を成長させ、パターニ ングを行ないゲート電振しるを形成する。異に、 フッ酸素のエッチング液により、ゲート酸化膜13 をゲート価格14直下の両側を500A残す機に エッチングをして、第1四回の様にする。この状 態で第1個のに示す様にセルファラインで P・又 はAs\* をイオン连入(ミ×10<sup>15</sup>dose,30 KeV)し、n型領域 15を形成する。このn型 領域15は、薄膜トランジスタのソース領域及び ドレイン領域となる。イオン住入工程終了後以下 は、従来から用いられているプロセスに従ってソ 一ス電纸。ドレイン電極を形成することにより石

#### 宋 演 照

以下、本発明の一実態例について図面を参照しながら説明する。

第1図は、本発明の一実施例に於けるn 野卓導体装置の製造方法を示すものである。第1回に於いて11は石英基版、12は薄膜トランジスタとなるポリシリコン層、13はゲート酸化膜、14はゲート電極となるポリシリコン層。15は n 型不純物領域である。以上の様に構成された半導体

英雄板上に薄膜トランジスタを形成する。

以上の様にして形成した薄調トランジスタは、 ソース・ドレイン領域のゲート酸化膜を発金に除 会せず、500A競した状態でイオン住人を行な うことにより第2図で示した後にポリシリコン屋 内で不純物療度が高くなり、ソース・ドレイン総 のコンタクト抵抗を小さくできる。

なお、本実施例では?\*又はAs\*のイオン注 入により n 型トランジスタとしたが、B・核人に よるP型トランジスタを用いても扱い。

### 発明の効果


# 特隔平3-20046(3)

### 4、図面の簡単な説明


第1個(a) ~ (a) は本奏明の実施例に於ける半導体接置の製造方法を示す工程 個、第2 図は本発明の半導体装置の製造方法を用いて、ポリシリコン器にイオン注入した時の深さ方向の不純物濃度分布(製造力法を用いて、ポリシリコン器にイオン住入した時の深さ方向の不純物濃度分布図である。


1 ……石英基板、2 ……ポリシリコン層、3 … …ゲート酸化器、4 ……ゲート電抵射ポリシリコン層、5 ……n型不純物領域。

代理人の氏名 弁理士 薬野重ポ ほか1名










-221-

特開平3-20046(4)

第 4 刻



特開平3-20046

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成6年(1994)11月25日 【公開番号】特開平3-20046 【公開日】平成3年(1991)1月29日

【年通号数】公開特許公報3-201 【出願香号】特願平1-155395

【国際特許分類第5版】 HO1L 21/336

29/784

[FI]

H01L 29/78 311 P 9055-4M

### 手 統 ଶ 正 書

平成 6 元年 3 油平

1 事件の要集

4 3 7 5 世 春

平成 1 年 件 計 £6 \$9155895\$

2 発明の条件

中郡体装置の製造方法

3 能圧もする者 事件でも関係

大阪病岛湖市李町161号 9: 8 X. (586) 经下租子工资法式会社 火 炭 丝

1 代 製 人 7571

大阪府門具市大字門質 1 0 0 6 9 地 無 经下盖螺旋集款或金生力 (72(2) 弁理士 小 野 沙 明 (成本 2名)

【連絡先 電角 93-8484-947】 知的財源指センター】

5 新正により塩加する請求項の数

6 諸正の前数

明初在全文

25

7 総正の内容

(1) 明祖書も別紙の語り全文橋正いたします。

(2) 図面の第1、図を別紙の通り結正いたします。



1、美明の名称

半辺体部間の製造方法

2、特許請求の甄園

トランジスタとなるボリシリコン重上に、砂北映る形成する工程と、解紀験 化級上にゲート選続を形成する工程と、このゲート就接直下以外の部分の部化 膜をエッチングして無くする工塾と、前記ポリッリコン都中にイギン在入によ カソース・ドレイン領域を修成する工程とを含むことを特徴とする中華体帯閣 の製造方法。

8、発明の詳細な説明

世代取得の主義的

本美明は、成品ディスプレイの勧助回路等に用いることが出来る中華体操像 の製造方法に関するものである。

送染の技術

・放下に後来行なって来た物師トランダスタの製造力をについて説明する。詳 來の製造方法を第3回に示す。何めに、第3回回の昔に召英基収81上にトラ ングスナの推動機構となるポリシリコンを形成し、選択エッチングを持ない パターニングをれたポリシリコン園32を形成する。女に、蘇8回印の後に 1100℃の温度で無駄化を行ないゲート酸化酶38も形成する。次に、ゲー ト艦艇となるメリンリコンを形成し、選択エッチングを行ないパケーテングを **設たポリシリコン暦34を形成する。次に、第3回(4)の後にゲート電板となる** ポリンリコン隔さる面下のゲート酸化腺33以外にあるゲート酸化療を全てエッ キンダし、除去する。最後に第3回diの様にセルフアタインで煤イオン(P^) を注入し、n 整額は3.5を形成し、ソース・ドレイン領域をする。又、F型ト ウンジスタを形成する場合はボロンイオン(B・)も佐入する。第4回に関え ば、P Yを注入した場合の保さ方向に対する不純物(F Y) 編度分布を示す。

発明が解決しようとする課題

しかしながら、上記のような模様の半導体装置の製造方法では、イオン庶人 時の加速電圧は30KeV箱度応じか振加速化高速率、この時のシリコンに背

特開平3-20046

するP・及び3\*の射耐熱性(R・P)はおよそ0.0 Jumから0.1 cmである。地域ドランジスクのよりクリコンの障をが拒五コンジクリンス(am)を向上させるためには質えてあることから、イギン住入されたP・及び3\*の危んとは石楽調整に到達してしまい、不軽値としての多数を無たしていない。その結構、ソース・ビレイン後載のコンタナト経住が高くなってしまう欠点を育していた。

本発明は上記仪点を始め、清晰トランジスタのソース、ドレイン環域上に ゲート選化機な数百支務けないり工能を含むことにより、ソース・ドレイン研 組のコンタタト結論を低端できる半等体積速の製造方法を提供するものであ る。

#### 鉄道を解決するなめの手段

上記課題を療法するために、本具明の半端体整確の製造力法は、ポリシリコン協上に形成された験を積をゲート電影ボ下以外の酸化器のエッチンク工程で 軟化構を残し、その換イエンは入を行ぶうものである。

#### 作月

この構成により、注入とれる不敢物はポリシリコン酸上の砂化機によりある 疑駁エネルギーを損失するため、ポリシリコン酸に遅した時にはエタルギーが 危険している。すなわち、30KをVよりも望に低ニネルギーで注入したこと になる。 ぐのため、数百人の越傳飲ポリシリコンの場合でも注入した不能物 は、ポリシリコン情感を実き抜け石英熱機に動きするのではなく、ポリシリコ ン情態中にとり込まれ、ギリシリコン中の不純的重要が広くなる。その情要、 ソース・ドレイン類域のコンタクト抗球が妊娠よりも否しく妊娠できる。

#### 保護網

以下、本発明の一実施例について協画を参照しながら説明する。

第1面は、本強明の一支筋別に於ける1型単純技能器の製造方法を示すものである。塑1回に於いて11は石栗蒸転、12は清解トラングスタとなるポラシリコン準、13はゲート験投票、14はゲート報報となるポリンリの序、15は12平純税額はなる。以上の旅に繋攻された半導体装置の製造方法に

ついて、以下その製造方法を製得する。

ます何めに、第1回回の技に石英磊版11上にポリシリのシ暦12を課き2004年に戸にVり注で成れませ、パナーニングを行ない環境トランジスクの脱動領域を形成する。次に、第1回回の特にポリシリコン第12上に単比シコン版14を単な3003点収長させ、パナーニングを行ないゲート電磁を影成する。更に、ファ酸素のエッサング域によの、ゲード酸化W23をゲート電気を影響を表し、アドウスを対し、アドウスを行ないゲート電気を影響を表し、パナーの内容500点数寸体にエッテングをして第1回回の体にする。この状態で第1回回に示す機に、セルフフラリンでと「又はみず、そイナン住入(1×10)は、20階トランジスタのツースが吸収びドレインは域となる。イカン住入工程が下後以下は、治療トランジスタのサースが展示しているプロセスに従ってソース電額、ドレイン環境を影響があることにより石英雄能上に再関トランジスタが外状できる。

以上の補にして形成した再値トラングスタは、ソース・ドレイン機械上の ゲート動化機を完全に除去せず、5003番した状態でイオン注入を行なうこ とはより第2回で示した機能ポリンリコン層内で不研動機が高くなり、ソース・ドレイン領域のコンタタト扱道を小なくできる。


なお、本実施的ではP "又はAs"のイオン従人によりコ型トランジスタとしたが、B "佐人によるビ型トランジスタを用いても良い。

#### 発明の効果

私との存む、水産明の特徴は特徴トランジスチの配動預算上に形成したケート数化機夫、ゲート質整成下面形の領域でわずかた数してソース・ドレイン機 波のイオン法人を行ぶってとによる。本無明の正紀を生みすることにより、設設トランジスタのソース・ドレイン機械で不動の構定、当に換えればキャリア 施度が減くなり、ソース・ドレイン各項値を形成した時、コンチタト提供が係 結ざする。

#### 4、図書の簡単な説明

第1回()へはな本発明の実施例に許ける半砂鉄選の設置力法を示す工程 図、第2回は本角的の半導体装置の製造方法を思いて、ギリンリコン器にイオ



Japanese Laid-open Patent

Laid-open Number: Hei 3-20046

Laid-open Date: January 29, 1991

Application Number: Hei 1-155395 Filing Date: June 16, 1989

Applicant: Matsushita Electronics Corporation

### SPECIFICATION

### 1. Title of the Invention

Method of Manufacturing Semiconductor Device

# 2. Scope of Claim

A method of manufacturing a semiconductor device characterized by comprising the steps of:

forming an oxide film on a polysilicon layer to be a transistor;

forming a gate electrode on said oxide film;

etching to thin said oxide film except a portion having said gate electrode; and

forming a source/drain region by implanting ions in said polysilicon layer.

3. Detailed Description of the Invention

Field of the Industrial Application

The present invention relates to a method of manufacturing a semiconductor device which can be used as a driver circuit for a liquid crystal display, or the like.

### Prior Art

A conventional method of manufacturing a thin film transistor is described in the following. Fig. 3 illustrates the conventional manufacturing method. First, as illustrated in Fig. 3(a), polysilicon to be an active region of the transistor is formed on a quartz substrate 31. After patterning, etching is performed to form polysilicon 32. Then, as illustrated in Fig. 3(b), thermal oxidation is performed at the temperature of 1100°C to form a gate oxide film 33. Then, a polysilicon layer to be a gate electrode is formed. After patterning, etching is performed to form polysilicon 34. Then, as illustrated in Fig. 3(c), the gate oxide film except the gate oxide film 33 right under the polysilicon 34 of the gate electrode is etched to be removed. Finally, as illustrated in Fig. 3(d), P\* ions are implanted in a self-aligning

manner to form an n-type region 35 to be a source/drain region. In the case where a P-type transistor is formed,  $B^+$  is implanted. Fig. 4 illustrates by way of example the distribution of the impurity  $(B^+)$  concentration with respect to the depth in the case where  $P^+$  is implanted.

Problem to be solved by the Invention

However, in the above conventional method of manufacturing a semiconductor, the acceleration voltage in ion implantation can be lowered only to about 30 KeV. Here, the projection range (R·P) of P<sup>+</sup> and B<sup>+</sup> against silicon is about 0.04  $\mu$ m to 0.1  $\mu$ m. Since the thickness of the polysilicon of the thin film transistor is several hundred Å for the purpose of improving the transconductance (gm), most of the implanted P<sup>+</sup> and B<sup>+</sup> ions reach the quartz substrate and do not act as impurity. As a result, there is a disadvantage that the contact resistance of the source/drain region is high.

The present invention is made in view of the above disadvantage, and provides a method of manufacturing a semiconductor device which can lower the contact resistance of a source / drain portion by comprising a step of leaving a gate oxide film at the thickness of several hundred Å on a source/drain of the thin film transistor.

Means for solving the Problem

In order to solve the above problem, in a method of manufacturing a semiconductor device according to the present invention, an oxide film formed on a polysilicon layer is left in an etching step of the oxide film except a portion right under a gate electrode.

Action

In this structure, since the implanted impurity loses its energy to some extent due to the oxide film on the polysilicon, its energy is low when it reaches the polysilicon. In other words, the impurity is implanted with its energy being lower than 30 KeV. Therefore, even in the case of an ultra thin film of polysilicon at the thickness of several hundred Å, the implanted impurity does not go through the polysilicon thin film to reach a quartz substrate. Rather, it is taken within the polysilicon thin film to increase the impurity concentration in the polysilicon. As a result, the contact resistance in the source/drain portion can be considerably lowered compared with a conventional case.

### Embodiment

An embodiment of the present invention is described in the following with reference to the drawings.

Fig. 1 illustrates a method of manufacturing an n-type semiconductor device according to the embodiment of the present invention. In Fig. 1, reference numeral 11 denotes a quartz substrate, 12 denotes a polysilicon layer to be a thin film transistor, 13 denotes a gate oxide film, 14 denotes a polysilicon layer to be a gate electrode, and 15 denotes an n-type impurity region. A method of manufacturing the semiconductor device structured as in the above is described in the following.

First, as illustrated in Fig. 1(a), a polysilicon layer at the thickness of 2000 Å is made to grow on the quartz substrate 11 by LPCVD, and is patterned to form an active region of the thin film transistor. Then, as illustrated in Fig. 1(b), the gate oxide film 13 at the thickness of 1300 Å is formed on the polysilicon layer by thermal oxidation, a polysilicon layer at the thickness of 3000 Å is made to grow right over it, and patterning is performed to form the gate electrode 14. Further, the gate oxide film 13 is etched using an etchant containing fluoric acid such that the gate oxide film 13 is left at the thickness of 500 Å on both sides of the portion right under the gate electrode 14 to obtain the state illustrated in Fig. 1(c). In this state, as illustrated in Fig. 1(d), P or As ions are implanted in a self-aligning manner (1 x 10<sup>15</sup> dose, 30 KeV) to form the n-type region 15. The n-type region 15 is to be a source region and a drain region of the thin film transistor. After the ion implantation process is completed, a source electrode and a drain electrode are formed according to a conventional process to form the thin film transistor on the quartz substrate.

In the thin film transistor formed as described above, since the gate oxide film of the source/drain region is not completely removed and ion implantation is performed with the gate oxide film being left at the thickness of 500 Å, as illustrated in Fig. 2, the impurity concentration is high in the polysilicon layer, and thus, the contact resistance of the source/drain portion can be made lower.

It is to be noted that, though an n-type transistor is formed by ion implantation of  $P^+$  or  $As^+$  in this embodiment, a P-type

transistor may also be used formed by implanting  $B^+$ . Effect of the Invention

As described in the above, the present invention is characterized in that ion implantation in the source/drain portion is performed with the gate oxide film formed on the active region of the thin film transistor being slightly left in regions on both sides of a portion right under the gate electrode. By introducing the process of the present invention, the impurity concentration, in other words, the carrier concentration, in the source/drain region of the thin film transistor is made higher, and the contact resistance can be made lower when the source electrode and the drain electrode are formed.

### 4. Brief Description of the Drawings

Figs. 1(a)-(d) are process drawings illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. Fig. 2 is a diagram illustrating the distribution of the impurity concentration with respect to the depth in a case where ion implantation is performed in a polysilicon layer using the method of manufacturing a semiconductor device according to the present invention. Figs. 3(a)-(d) are process drawings illustrating a conventional method of manufacturing a semiconductor device. Fig. 4 is a diagram illustrating the distribution of the impurity concentration with respect to the depth in a case where ion implantation is performed in a polysilicon layer using the conventional method of manufacturing a semiconductor device.

1 ...... quartz substrate, 2 ..... polysilicon layer, 3 ..... gate oxide film, 4 ..... polysilicon layer for gate electrode, 5 ..... n-type impurity region.

Name of Attorney: Patent Attorney Shigetaka Kurino and one other